PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-274263

(43) Date of publication of application: 05.10.2001

(51)Int.CI.

H01L 21/8238 H01L 27/092 H01L 29/78 H01L 21/336

(21)Application number: 2000-082365

(71)Applicant: SHARP CORP

(22)Date of filing:

23.03.2000

(72)Inventor: YOSHINO KAZUHIKO

HIKITA TOMOYUKI

SHIMOMURA NARAKAZU

(54) METHOD OF MANUFACTURING FOR SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE (57)Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device, for manufacturing an LDD region, a pocket layer and a high concentration source/ drain(S/D) region with minimum number of manufacturing processes.

SOLUTION: In the manufacturing method of a semiconductor device, gate electrodes are formed in N/P channel transistor(Tr) forming regions on a CMOS semiconductor substrate, a sidewall spacer(SS) is formed on a gate electrode sidewall, a P-channel Tr forming region is coated with a resist, an S/D region is formed in the N-channel Tr forming region, a part of SS in the gale electrode in the region is removed, an LDD region is formed, the resist is removed, an N-channel Tr forming region is coated with a resist, an S/D region is formed in the P-channel Tr-forming region, a part of SS in the gate electrode in the region is removed and the LDD region is formed.

_EGAL STATUS

[Date of request for examination]

09.07.2002

[Date of sending the examiner's decision of rejection]

06.05.2003

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision

of rejection

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 公開特許公報(A)

(11)特許出數公別番号 特開2001-274263

(P2001-274263A)

(43)公開日 平成13年10月5日(2001.10.5)

チーマコート*(参考) FI 識別記号 (51) IntCL7 321E 5F040 HO1L 27/08 HOIL 21/8238 5F048 321C 27/092 301P 29/78 29/78 301L 21/336

審査請求 未請求 請求項の数6 OL (全 8 頁)

(21)出頭番号 特爾2000-82365(P2000-82365) (71)出數人 000005049

(22) 出頭日 平成12年3月23日(2000.3.23)

シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 古野 和彦

大敷府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 疋田 智之

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 100065248

弁理士 野河 信太郎

最終質に続く

(54) 【逆明の名称】 半導体装置の製造方法及び半導体装置 (57) [要約]

[課題] LDD領域、ポケット層及び高濃度ソース/ドレイン(S/D)領域を、最小限の製造工程数で製造することができる半導体装置の製造方法を提供することを目的とする。

【解決手段】 CMOS用半導体基板上のN及びPチャネルトランジスタ(Tr)形成領域にゲート電極を形成し、ゲート電極側盤にサイドウォールスペーサ(SS)を形成し、PチャネルTr形成領域をレジストで被覆し、NチャネルTr形成領域にS/D領域を形成し、LDD領域を形成し、レジストを除去し、NチャネルTr形成領域をレジストで被覆し、PチャネルTr形成領域をレジストで被覆し、PチャネルTr形成領域をレジストで被覆し、PチャネルTr形成領域をレジストで被覆し、PチャネルTr形成領域にS/D領域を形成し、この領域を形成する半導体装置の製造方法。

【特許請求の範囲】

【請求項 1】 (a)CMOS回路形成用半導体基板上のNチャネル及びPチャネルトランジスタ形成領域にゲート電極を形成し、

- (b) ゲート電極側壁にサイドウォールスペーサを形成 L
- (c) 前記Pチャネルトランジスタ形成領域をレジストで披覆し、該レジスト、ゲート電極及びサイドウォールスペーサをマスクとして用いて前記Nチャネルトランジスタ形成領域にイオン注入によりソース/ドレイン領域を形成し、
- (d) 封記 N チャネルトランジスタ形成領域におけるゲート電極のサイドウォールスペーサの一部を除去し、
- (e) 前記レジスト、ゲート電極及び得られたサイドウォールスペーサをマスクとして用いてNチャネルトランジスタ形成領域にイオン注入によりLDD領域を形成し、
- (1) 前記 レジストを除去し、
- (g) 前記 N チャネルトランジスタ形成領域をレジストで被覆し、該レジスト、ゲート電極及びサイドウォールスペーサをマスクとして用いて前記 P チャネルトランジスタ形成領域にイオン注入によりソース/ドレイン領域を形成し、
- (h) 前記Pチャネルトランジスタ形成領域におけるゲート電極のサイドウォールスペーサの一部を除去し、
- (i) 前記レジスト、ゲート電極及び得られたサイドウォールスペーサをマスクとして用いて Pチャネルトランジスタ形成領域にイオン注入により L D D 領域を形成することを特徴とする半導体装置の製造方法。

【請求項 2】 工程 (e) において、さらに、P型の不 純物をイオン注入してLDD領域とチャネル領域との間 にポケット層を形成し、

工程 (i) において、さらに、N型の不純物をイオン注 入してLDD領域とチャネル領域との間にポケット層を 形成することからなる詩求項 1に記載の方法。

[請求項 3] 工程 (b) において、サイドウォールスペーサを材料又は材質の異なる下層膜と上層膜との接層膜で形成することからなる請求項 1又は2に記載の方法

[請求項 4] 下層膜が、高温酸化膜、熱酸化膜又はシ リコン室化膜からなり、上層膜が、高温酸化膜又は低温 酸化膜からなる請求項 3に記載の方法。

(請求項 5) 工程(d)及び(h)において、上層限 /下層限の選択比が5~15となるウェットエッチング 法によって上層限をほぼ完全に除去することによりサイ ドウォールスペーサの一部を除去することからなる請求 項 3又は4に記載の方法。

(請求項 6) 請求項 1~5のいずれかに記載の方法により形成された半導体装置。

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法及び半導体装置に関し、より詳細には、ホットキャ リア耐性に優れ、さらに短チャネル効果が抑制された半 導体装置の製造方法及び半導体装置に関する。 【0002】

【従来の技術】従来のMOS型トランジスタは、一般に、ホットキャリア耐性を向上するためにLDD(Lightly Doped Drain)領域を有し、また、短チャネル効果及びパンチスルーを抑制するために、LDD領域とチャネル領域との間にソース/ドレイン領域とは異なる導電型の不純物層(以下、ポケット層と記す)を有する構造を利用している。

【0003】以下に、LDD領域とポケット層とを有するCMOSトランジスタの製造方法を説明する。

【0004】まず、図4(a)に示すように、素子分離 領域22を有する半導体基板21上にVth調整のため のイオン注入を行った後、RCA洗浄等の前処理を行 う。この後、無酸化によりゲート結縁限23を形成し、 この上にポリシリコン限を堆積し、このポリシリコン限 を所望の形状にパターニングしてゲート電極24と配線 の一部(図示せず)を形成する。

【0005】次に、図4(b)に示すように、Pチャネルトランジスタ形成領域をレジスト25によって被覆し、Nチャネルトランジスタ形成領域に、基板表面に対する法株方向から(以下、単に0°と記す)N型不純物のイオン注入を行い、LDD領域26を形成する。さい、法株方向から30~40°の注入角度(以下、単に30~40°と記す)でP型不純物をイオン注入し、ポケット層27を形成する。

【0006】続いて、図4(o)に示すように、レジスト25を除去した後、Nチャネルトランジスタ形成領域をレジスト28によって被覆した後、Pチャネルトランジスタ形成領域に、上記と同様にLDD領域29及びポケット暦30を形成する。

【〇〇〇7】この後、図4(d)に示すように、得られた半導体基板21上にHT〇(HighTemperature Oxide) 膜を堆積し、全面エッチバックすることにより、ゲー電極24の側壁にサイドウォールスペーサ31を形成する。

【0008】次に、図4(e)に示すように、Pチャネルトランジスタ形成領域をレジスト32によって被覆した後、Nチャネルトランジスタ形成領域に、7°の注入角度でN型不純物のイオン注入を行い、高濃度のソース/ドレイン領域33を形成する。

【ロロロ9】続いて、図4(f)に示すように、Nチャネルトランジスタ形成領域をレジスト34によって被覆した後、上記と同様に高濃度のソース/ドレイン領域34を形成する。

【0010】その後、公知の方法により熱処理を行って

N型及びP型不純物を活性化し、さらに、層間絶縁既、 コンタクトホール、配線パターンを形成して半導体装置 を完成させる。

【DO11】また、LDD領域とポケット層とを有する CMOSトランジスタの別の製造方法を以下に説明する

【0012】図5(e)に示すように、半導体基板40上にゲート電極41を形成した後、Pチャネルトランジスタ形成領域においては、ゲート電極41周辺のみに関口を有するレジスト42を形成するし、クート電極41とが中心である。このレジスト42とがのイオン注入を行い、ゲート電極41に部直下から周辺にかけてポケットを43を形成する。

【0013】レジスト42を除去し、Pチャネルトランジスタ形成領域を被覆するレジスト(図示せず)を形成した後、図5(b)に示すように、0°でN型不純物をイオン注入して高濃度ソース/ドレイン領域44を形成する。この際、N型不純物が、ポケット層43の一部にも注入されるが、N型不純物が消入された領域は、N型及びP型の不純物が補償しあって、低速度のN型領域、すなわちLDD領域45となる。

【0014】なお、Pチャネルトランジスタ形成領域にも、上記と同様にレジストを用いて、ポケット層、高濃度ソース/ドレイン領域及びLDD領域を形成する。 【0015】

【発明が解決しようとする課題】上述した半導体装置の製造方法によれば、いずれの製造方法においても、ゲート電極を形成した後、LDD領域、ポケット層及び高波度ソース/ドレイン領域を形成するために、Nチャ流級トランジスタ形成領域とPチャネルトランジスタ形成領域とを、それ2回すつレジストで被覆する必要があり、よって、合計4回のフォトマスク工程が必要となり、製造工程の煩強化を招くこととなる。

【0016】また、特に後者の場合には、N型不純物とP型不純物とを補償させることによりLDD領域を形成するため、予の設定されたドーズでイオン注入することによりLDD領域を形成する方法に比較して、LDD領域の不純物濃度の制御が困難であるという問題もある。【0017】本発明は上記課題に鑑みなされたものであり、LDD領域、ボケット層及び高濃度ソース/ドレイン領域を、最小限の製造工程数で製造することができる単係株式置の製造方とこの方法、この方法とはり形成される半導体装置を提供することを目的とする。

[0018]

【課題を解決するための手段】本発明によれば、(e) CMO S回路形成用半導体基板上のNチャネル及びPチャネルトランジスタ形成領域にゲート電極を形成し、(b) ゲート電極側壁にサイドウォールスペーサを形成し、(c) 前記Pチャネルトランジスタ形成領域をレジ

ストで被覆し、談 レジスト、ゲート電極及びサイドウォ ールスペーサをマスクとして用いて前記Nチャネルトラ ンジスタ形成領域にイオン注入によりソース/ドレイン 領域を形成し、(d) 前記 Nチャネルトランジスタ形成 領域におけるゲート電極のサイドウォールスペーサの一 部を除去し、 (e) 前記レジスト、ゲート電極及び得ら れたサイドウォールスペーサをマスクとして用いてNチ ャネルトランジスタ形成領域にイオン注入によりLDD 領域を形成し、(1)前記レジストを除去し、(e)前 記Nチャネルトランジスタ形成領域をレジストで被覆 し、該レジスト、ゲート電極及びサイドウォールスペー サをマスクとして用いて前記Pチャネルトランジスタ形 成領域にイオン注入によりソース/ドレイン領域を形成 し、(h)前記Pチャネルトランジスタ形成領域におけ るゲート電極のサイドウォールスペーサの一部を除去 し、(i) 前記レジスト、ゲート電極及び得られたサイ ドウォールスペーサをマスクとして用いてPチャネルト ランジスタ形成領域にイオン注入によりLDD領域を形 成する半導体装置の製造方法が提供される。

【0019】また、本発明によれば、上記の方法により 形成された半導体装置が提供される。

100001

【発明の実施の形態】本発明の半導体装置の製造方法によれば、まず、工程(a)において、CMO S回路形成用半導体基板上のNチャネル及びPチャネルトランジスタ形成領域にゲート電極を形成する。

【□□21】本発明において用いることができるCMOS回路形成用半導体基板とは、通常、半導体装置を割造することができる半導体基板とは、通常、半導体装置をされるものできる半導体基板を振びかれていたのではなく、からのではないであり、1000円分割を表現である。なができるとのではないではないではないではないでは、1000円型には、2000円型には、2000円型の不純物がドービンができませない。といいのでは、2000円型のでは、2000円型のでは、2000円型のでは、2000円型のでは、2000円型のでは、2000円型のでは、2000円型のでは、2000円型のでは、2000円型のでは、2000円型のでは、2000円では

【0022】ゲート電極は、通常用いられる電極材料により形成されるものであれば、その材料は特に限定されるものではなく、例えば、ポリシリコン;金属(アルミニウム、金、銅、銀、タングステン、タンタル、チタン、コバルト等);シリサイド(タングステンシリサイド等)等が挙げられる。ゲート電極の映厚は、例えば、、100~500nm程度が挙げられ

る。ゲート電極は、半導体基板上全面に上記電極材料を、スパッタリング法、真空素等法、 CV D法、E B法等により形成した後、フォトリングラフィ及びエッチング工程によって所望の形状にパターニングすることにより形成することができる。

【0023】工程(b)において、ゲート電極側壁にサイドウォールスペーサを形成する。サイドウォールスペーサは、ゲート電極を含む半導体基板上全面に絶縁限を形成した後、エッチバックすることにより形成することができる。

【ロロ24】サイドウォールスペーサを形成するための 絶縁限は、シリコン酸化膜(例えば、高温酸化膜: HT O膜、熱酸化膜、低温酸化膜: LTO膜)、シリコン室 化限等の単層限で形成してもよいが、これらの秩層限で 形成することが好ましい。なかでも、材料又は材質の異 なる2種の稜層膜で形成することが好ましい。例えば、 シリコン酸化膜(高温酸化膜又は熱酸化膜)又はシリコ ン室化膜からなる下層膜と、シリコン酸化膜(高温酸化 **膜又は低温酸化膜)からなる上層膜との積層膜が挙げら** れ、特に、下層膜が高温酸化膜で形成することがより好 ましい。これらの組み合わせとしては、所望のエッチン グ方法、例えば、RIE、等方性プラズマエッチング等 のドライエッチング、酸、アルカリ又はこれらの退合溶 液を用いたウェットエッチングによって、上層膜のエッ チングレートが下層膜よりも大きくなるような組み合わ せ、例えば、上層膜/下層膜の選択比が5程度以上、さ らに5~15程度の範囲になるような組み合わせが好ま しい。具体的には、LTO膜/HTO膜、HTO膜/熱 酸化膜、HTO膜/シリコン変化膜等が挙げられる。ま た、絶縁膜の膜厚は、例えば、50~200 nm程度が 挙げられる.

【0025】なお、HTO联は、例えば、滅圧CVD法により成長温度800~850℃程度の温度範囲、原料ガスとしてSiH4、N20等を用いて形成することができる。また、LTO限は、成長温度350~450℃程度の温度範囲、原料ガスとしてTEOS(テトラエチルを用い、圧力を数10Torr程度として形成することができる。さらに、熱酸化限は、700~850℃程度の温度範囲、原料ガスとしてNH3、SiH4CI2等を用い、圧力を滅圧の状態として形成することができる。

「0026】 I程(c)において、 Pチャネルトランジスタ形成領域をレジストで被覆し、 該レジスト、ゲート 電極及びサイドウォールスペーサをマスクとして用いて Nチャネルトランジスタ形成領域にイオン注入によりソース/ドレイン領域を形成する。 Pチャネルトランジスタ形成領域をレジストで被覆する方法は、公知の方法、カルッグプラフィ及びエッチング工程により行うことができる。

「OO27】イオン注入は、例えば、砒素、リン等のN

型不純物を、2. 0~4. 0×1015cm-2程度のドーズ、40~50ke V程度の注入エネルギーで行うことができる。イオン注入は、基板表面に対する法線方向から行うことが好ましい。これにより、Nチャネルトランジスタ形成領域にのみ、不純物濃度2. 0~4. 0×1020cm-3程度の高温度のソース/ドレイン領域を形成することができる。

【0028】 工程(d)において、Nチャネルトランジスタ形成領域におけるゲート電極のサイドウォールスペーサの一部を除去する。なお、サイドウォールスペーサの一部除去は、前の工程(c)において形成したPチャネルトランジスタ形成領域を被覆したレジストが存在する状態で行う。

【0030】また、上記したように、サイドウォールスペーサが異なる材料又は材質の2層構造の経層膜により形成されている場合には、上層膜をほぼ置されている部分のみを残すように除去することが好ましい。 のはには、バッファードHF(フッ化水素とフッ化アンモニウム との退合液)によるウェットエッチングが好ましい。 ごのよるの際 によるは、サイドウォールスペーサの一部除去の際が デート路縁膜のエッチングダメージを防止することができる。

【0031】 工程 (e) において、Pチャネルトランジスタ形成領域を被覆したレジスト、ゲート電極及び工程(d) において一部除去して残存したサイドウォールスペーサをマスクとして用いて、Nチャネルトランジスタ形成領域にイオン注入によりLDD領域を形成する。

【0032】イオン注入は、例えば、砒素、リン等のN型不純物を、2.0~6.0×1013cm-2程度のドーズ、30~35ke V程度の注入エネルギーで行うことができ、注入方向は、ほぼ、基板表面に対する法線方向から行うことが好ましい。

【0033】これにより、Nチャネルトランジスタ形成 領域にのみ、高濃度ソース/ドレイン領域とチャネル領 域との間に、不純物濃度2.0~6.0×1018cm-3 程度のLDD領域を形成することができる。

【0034】工程(f)において、Pチャネルトランジ

スタ形成領域を被覆するレジストを除去する。レジストは、公知の方法、例えば、所望の溶液を用いたウェットエッチングにより除去することができる。 【0035】工程(e)~工程(i)は、Pチャネルト

【0035】 工程(e)~工程(i)は、Pチャネルトランジスタのソース/ドレイン領域のためのイオン注入が、例えば、ボロン又は49BF2+を用い、ドーズ1・0~3・0×1015cm-2程度、注入エネルギー30~40ke V程度、LDD領域のためのイオン注入が、例えば、ボロン又は49BF2+を用い、ドーズ1・0~4・0×1013cm-2程度、30~35ke V程度とする以外は、実質的に工程(c)~(e)と同様に行うことができる。

【0036】 なお、工程(g)~工程(i)と工程 (c)~(e)とは、いずれを先に行ってもよい。ま た、工程(i)の後に、工程(f)と同様に、レジスト を除去することが好ましい。

【0037】本発明においては、上記工程(e)において、さらに、P型の不純物をイオン注入してLDD領域とチャネル領域との間にポケット層を形成してもよい。【0038】例えば、LDD領域のためのイオン注入をする前又は後に、ポロン又は43BF2+を用い、ドーズ5、0~8、0×1012cm-2程度、注入エネルギー50~60keV程度、基板表面に対する法的方イオンに入り、60~40°の注入角度でポケット層のためのイオンに入り、LDD領域とチャネル領域との間に、不純物造度6、0~8、0×1017cm-3程度のポケット層を形成することができる。

【0039】また、工程(I) においても、砒素又はリンを用い、ドーズ1.0~2.0×1012cm-2程度、注入エネルギー150~160keV程度でイオン注入する以外は、実質的に工程(e) と同様にポケット層を形成することができる。

【0040】なお、本発明においては、上記各工程の前、中、後に、熱処理によってN型及びP型不純物領域の活性化を行ってもよいし、層間絶縁膜の形成、リフロー工程やCMP(Chemical Mechanical Polishing)法による絶縁膜の平坦に、コンタクトホールの形成、配線の形成等、通常の半導体装置を完成させる工程を任意に行うことができる。

【0041】以下に、本発明の半導体装置の製造方法を 図面に基づいて説明する。

実施例1

まず、図1 (e) に示すように、素子分離領域2を有する半導体基板1上の活性領域に、Vth(関電圧)調整のためのイオン注入(例えば、イオン種は11B+、注入エネルギーは20keV、ドーズは10×1012cm-2、注入角度7*)を行った後、1~20nm程度のゲート絶縁関3を形成する。この上に、ポリシリコン限を100~200nm程度堆積し、フォトマスク工程を行ってゲート電極4を形成する。

【0042】次に、図1 (b) に示すように、後述のサイドウォールスペーサ除去工程においてエッチングストッパとなるサイドウォール下層限5を10~20nm程度堆積し、さらにその上にサイドウォール上層限5を50~150nm程度堆積させる。

【0043】ここで、サイドウォール上層限/サイドウォール下層限としては、LTO限(低温酸化限)が単げられる。LTO限(低温酸化限)が単げられる。LT対ガスとして下足の度(成長温度350~450℃、原料ガスとして下上のまり、大力を開い、圧力は、数10Torrで形成する。また、HTO职(高温酸50次、原料ガスとしてらすり、成長温度800~850次、原料ガスとしてらすH4、N20を用いて形成する。【0044】 続いて、図1(c)に示すように、チバック・ルト電軽~4の側壁にサイドウォールスペーサフを形成する。

【0045】次いで、図1 (d) に示すように、Pチャネルトランジスタ形成領域をレジスト8によって選択的に被覆し、Nチャネルトランジスタ形成領域にN型不純物のイオン注入(例えばイオン種は75As・、注入エネルギー40~50keV、ドーズは2.0~4.0×1015cm-2、注入角度は7°)を行い、高濃度のソースノドレイン9を形成する。

【0045】その後、図1 (e)に示すように、レジスト8が存在する状態で、例えば、パッファードHF(弗酸と弗化アンモニウム の退合液)によるウェットエッチングによって、ゲート電極 4の側壁上のサイドウォールスペーサフにおけるサイドウォール下層除去する。 サイドウォールスペーサフを除去する。 サイドウォールスペーサフの除去においてウェッチングを使用するのは、ゲート絶縁膜のエッチング ダメージを防止することを目的として、サイドウォール ダメージを防止することを目的として 機能させるためで下層 まる

【0048】 さらに、P型不純物のイオン注入(例えば、イオン種は118+、注入エネルギー50~60keV、ドーズは6.0~8.0×1012cm-2.注入角度は30~40°)を行い、ポケット層11を形成する。【0049】その後、図2(e)に示すように、レジスト8の除去した後、Nチャネルトランジスタ形成領域にP型不純物のイオン注入(例えば、イオン種は49BF2+、注入エネルギー30~40ke

V、ドーズは 1、 0~3、 0 × 1 0 15 c m −2、注入角度 は7°)を行い、高速度のソース/ドレイン領域 1 3を 形成する。

【0050】続いて、図2(h)に示すように、上記と同様の方法によりゲート電極4の側壁上のサイドウォールスペーサ7におけるサイドウォール下層限5の一部のみを残して、サイドウォールスペーサ7を除去し、P型不純物のイオン注入(例えば、イオン種は41 F 24、注入エネルギー30~35 ke V、ドーズは1 1 0~4.0×1 013c m-2、注入角度は重直方向)を行い、ヒDD領域14を形成する。

【0051】 さらに、P型不純物をイオン注入(例えば、イオン種は31P+、注入エネルギー150~155keV、ドーズは1.0~2.0×1013cm-2、注入角度は30~40°)を行い、ポケット層15を形成する

【0052】次に、図2(i)に示すように、レジスト 12を除去し、熱処理によってN型及びP型不純物注入 領域の活性化を行う。

【0053】さらに、公知の方法により、層間絶縁期として、ポロンとリンとを含んだら102期を、膜厚500~900nm程度、CVD法によって堆積し、CMP法により平坦化し、コンタクトホール及び配線パターンを形成し、半導体装置を完成する。

【0054】上記実施例によれば、トランジスタのソース/ドレイン領域、LDD領域及びポケット層を形成するために、P及びNチャネルトランジスタ形成領域を被覆するためのフォト工程をそれぞれ1回ずつ必要とするのみである。よって、プロセスの工程数の削減して、製造コストを低減することができるとともに、ターン・、フラウンド・タイム(TAT)を短縮できる。しかも、フォト工程の削減により、フォト工程に起因する歩管まりの低下や素子特性の劣化の防止を図ることができる。実施例2

図1 (a) ~図1 (e) に示す方法と同様に、半導体基板1上にゲート電極4を形成し、Nチャネルトランジスタ形成領域に、サイドウォール下層限5によるサイドウォールスペーサ及び高濃度のソース/ドレイン領域9を形成する。

【0055】その後、図3(a)に示すように、N型不純物のイオン注入(例えば、イオン種は31P+、注入エネルギー30~35keV、ドーズは2.0~6.0×1013cm-2、注入角度は0*)を行い、LDD領域10を形成する。

[0056] 続いて、図3(b) に示すように、レジスト8を除去した後、Nチャネルトランジスタ形成領域をレジスト12で被覆し、Pチャネルトランジスタ形成領域に、同様に高濃度のソース/ドレイン領域13及びLDD領域14を形成する。

【0057】次に、図3 (c) に示すように、レジスト

1 2を除去し、熱処理によって N型及びP型不純物注入 領域の活性化を行う。

領域の活性化を行う。 【0058】その後、上記と同様に層間絶縁膜、コンタクトホール及び配線パターンを形成し、半導体装置を完成する。

20 5 9 1 上記実施例によれば、トランジスタのソース/ドレイン領域、LDD領域を形成するために、P及びNチャネルトランジスタ形成領域を被覆するためのフォト工程をそれぞれ1回ずつ必要とするのみである。よって、プロセスの工程数の削減して、製造コストを低減することができるとともに、ターン・アラウンド・タイム (TAT)を短縮できる。しかも、フォト工程の削減により、フォト工程に起因する歩留まりの低下や素子特性の劣化の助止を図ることができる。

[0060]

【発明の効果】本発明によれば、P及びNチャネルトランジスタ形成領域を被覆するためのフォト工程をそれぞれ1回ずつ行うのみで、P及びNチャネルトトランジスタのソース/ドレイン領域及びLDD領域を形成することができる。よって、プロセスの工程教の削減して、製造コストを低減することができるとともに、ターン・アラウンド・タイム (TAT) を揺縮できる。しかも、フォト工程の削減により、フォト工程に起因する場合よりの低下や素子特性の劣化の防止を図ることが可能となる

【〇〇61】また、工程(e)において、さらに、P型の不純物をイオン注入してLDD領域とチャネル領域との間にポケット層を形成し、工程(i)において、さら、N型の不純物をイオン注入してLDD領域とチャなル領域との間にポケット層を形成領域を被覆するためのフォト工程をそれぞれ1回ずつ行うのみで、LDD領域と、高速度ソース/ドレイン領域と、ポケット領域とを形びすることができ、上記と同様に、製造コストの低減及びTATの複数を図ることができる。

TATの短縮を図ることができる。 【OO62】さらに、工程(b)において、サイドウォールスペーサを、高温酸化膜、熱酸化膜又はシリコンを化膜からなる下層膜と、高温酸化膜又は低温酸化度合成の上層膜との核層膜で形成することからなる場合に、工程(d)及び(h)において、上層以が下層は一次の上層膜をほぼ完全に除去することによりサートを経過である。とには、ゲーダを最小限に対えることができる。

【0063】また、本発明によれば、信頼性が高く、低コストの半導体装置を提供することが可能となる。

[図面の簡単な説明]


[図 1] 本発明の半導体装置の製造方法を説明するため の製造工程を示す要部の概略断面工程図である。 【図2】本発明の半導体装置の製造方法を説明するため


(図3) 本発明の半導体装置の製造力法を説明するための別当工程を示す要部の機略断面工程図である。 (図3) 本発明の半導体装置の製造方法を説明するための別の製造工程を示す要部の機略断面工程図である。


【図4】従来の半導体装置の製造方法を示す製造工程図

である。 【図5】従来の別の半導体装置の製造方法を示す製造工

1 半導体基板








2 素子分離領域

3 ゲート記録以 4 ゲート電極 5 サイドウォール下層以

6 サイドウォール上層限 7 サイドウォールスペーサ



フロントペー ジの銃 き

(72)発明者 下村 奈良和 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 Fターム (参考) 5F040 DA06 DA17 DB03 DB09 DB10
DC01 DC03 DC04 EC01 EC07
EC08 EC09 EC10 EC13 EF02
EF13 EK01 EK05 EM01 EM02
FA05 FA07 FA10 FB03 FB04
FC02 FC13 FC21 FC22
5F048 AA05 AA07 AA09 AC03 BA01
BB05 BB08 BB09 BC06 BD04
BE08 B614 DA25 DA27 DA30